

MÓDULO MATERIA	CURSO	SEMESTRE	CRÉDITOS	TIPO
Módulo 4: sistemas integrados	1º	2º	3	Optativa
PROFESOR(ES)	DIRECCIÓN COMPLETA DE CONTACTO PARA TUTORÍAS (Dirección postal, teléfono, correo electrónico, etc.)			
<ul style="list-style-type: none"> • M. Begoña del Pino Prieto • Javier A. Díaz Alonso 	Departamento de Arquitectura y Tecnología de Computadores. Escuela Técnica Superior de Ingenierías Informática y de Telecomunicación. 2ª planta. C/ Periodista Daniel Saucedo Aranda s/n. 18071- Granada. Correo electrónico: bpino@ugr.es y jda@ugr.es			
	HORARIO DE TUTORÍAS			
	Se puede consultar en la web de grados http://grados.ugr.es/informatica/pages/infoacademica/profesorado*/3N (B. Pino) y http://grados.ugr.es/informatica/pages/infoacademica/profesorado*/CA (J. Díaz);			
MÁSTER EN EL QUE SE IMPARTE	OTROS MÁSTERES A LOS QUE SE PODRÍA OFERTAR			
Máster Universitario Oficial en Ingeniería de Computadores y Redes				
PRERREQUISITOS Y/O RECOMENDACIONES (si procede)				
RECOMENDACIONES: <ul style="list-style-type: none"> - Titulaciones de ingenierías Informática, Telecomunicaciones, Electrónica o afines. - Se recomienda cursar también la asignatura <i>Arquitectura de procesadores y circuitos configurables</i>, cuya impartición y evaluación está coordinada con esta asignatura. 				



BREVE DESCRIPCIÓN DE CONTENIDOS (SEGÚN MEMORIA DE VERIFICACIÓN DEL MÁSTER)

- Introducción a los lenguajes estándar de descripción hardware, herramientas de síntesis automática y de (co-)diseño, evolución, estado actual y tendencias
- Herramientas para circuitos reconfigurables.
- Plataformas de (co-)diseño.
- Presentación de sistemas en diferentes campos de aplicación.

COMPETENCIAS GENERALES Y ESPECÍFICAS

Competencias básicas (CB) y generales (CG) que se refieren a proporcionar, en los ámbitos propios de la Ingeniería de Computadores y Redes, la capacidad de aplicar los conocimientos adquiridos para la resolución de problemas, de integrar conocimientos y formular juicios teniendo en cuenta las responsabilidades sociales y éticas derivadas de su actividad, de comunicar de forma clara y precisa sus conclusiones, y de aprender de forma continuada, autodirigida y autónoma.

Competencias específicas (CE):

CE1: Los estudiantes deben ser capaces de diseñar y configurar, implementar, y evaluar plataformas de cómputo y redes para que proporcionen los niveles de prestaciones y satisfagan los requisitos establecidos por las aplicaciones en cuanto a coste, velocidad, fiabilidad, disponibilidad y seguridad.

CE2: Los estudiantes deben ser capaces de utilizar herramientas avanzadas en actividades propias de la ingeniería de computadores y redes: herramientas para la descripción, análisis, simulación, diseño e implementación de plataformas de cómputo, control y comunicación.

Conocimiento del estado actual y principales tendencias de las diferentes metodologías y herramientas para el (co-)diseño hardware/software sobre plataformas reconfigurables, tanto para la implementación de sistemas completos como para el desarrollo de módulos de co-procesamiento específicos. Capacidad para analizar las posibilidades y características de herramientas comerciales actuales, e identificación de la metodología más apropiada en función de las especificaciones y requisitos de una aplicación, y de las plataformas de desarrollo disponibles. Dada la descripción de un sistema, capacidad para realizar una evaluación de prestaciones y recursos, y proponer soluciones de mejora.

OBJETIVOS (EXPRESADOS COMO RESULTADOS ESPERABLES DE LA ENSEÑANZA)

- APO. Resultados relacionados con las competencias generales (CG): habilidades de resolución de problemas, de discusión, de comunicación oral y escrita, etc.
- AP1. Conocimiento de las características y utilidad de herramientas de síntesis RT-lógica, y de herramientas de síntesis de alto nivel.
- AP2. Capacidad para analizar una descripción en un lenguaje de descripción hardware estándar, evaluar sus prestaciones y proponer soluciones de optimización.
- AP3. Capacidad para describir sistemas completos sobre dispositivos lógicos reconfigurables (PSOCs: Programmable System On Chip)
- AP4. Adquisición de criterios para realizar el particionamiento hardware/software de un sistema



TEMARIO DETALLADO DE LA ASIGNATURA

1) Introducción.

Evolución de la tecnología, metodologías y herramientas de (co-)diseño. Fundamentos y herramientas de síntesis automática: estado actual y tendencias. Campos de aplicación.

2) Lenguajes y herramientas para circuitos reconfigurables.

Lenguajes estándar de descripción hardware. VHDL: fundamentos del estándar IEEE-1076. Descripciones sintetizables. Iniciación práctica al diseño de sistemas con herramientas de síntesis RT-lógica (tipo Quartus II de Altera).

3) Herramientas avanzadas para (co-)diseño de sistemas empotrados.

Síntesis de alto nivel basada en descripciones C/C++. Flujos de diseño basados en bloques Simulink/LabVIEW. Co-diseño basado en plataformas. Iniciación práctica a herramientas de diseño de sistemas empotrados (tipo Qsys de Altera).

BIBLIOGRAFÍA

- DÍAZ, J.; ROS, E.; RODRÍGUEZ-GÓMEZ, R.; PINO, B.: "Real-time Architecture for Robust Motion Estimation under Varying Illumination Conditions", Journal of Universal Computer Science (ISSN: 0948-695X), Vol. 13, pp. 363-376, 2007.
- MARTÍNEZ, A.; REINERY, L.M.; PELAYO, F.J.; ROMERO, S.; MORILLAS, C., PINO, B. : "Automatic generation of bio-inspired retina-like processing hardware", Lecture Notes in Computer Science (ISSN: 0302-9743), Vol. 3512, pp. 527-533, 2005.
- REYNERI, L.M.; CHIABERGE, M.; LAVAGNO, L.; PINO, B.; MIRANDA, E.: "Simulink-based HW/SW Codesign of Embedded Neuro-Fuzzy Systems", International Journal of Neural Systems (ISSN: 0129-0657), Vol. 10, No. 3 (June 2000), Special Issue on Hardware Implementations, pp. 211-226.
- RODRÍGUEZ-GÓMEZ, R. ; FERNÁNDEZ-SÁNCHEZ, E. J.; DÍAZ, J.; ROS, E.: "Codebook hardware implementation on FPGA for background subtraction," Journal of Real-Time Image Processing (ISSN: 1861-8200), 2012. DOI: 10.1007/s11554-012-0249-6
- RODRÍGUEZ-GÓMEZ, R. ; FERNÁNDEZ-SÁNCHEZ, E. J.; DÍAZ, J.; ROS, E.: "FPGA implementation for real-time background subtraction based on Horprasert model." Sensors (ISSN: 1424-8220), vol. 12, pp. 585-611, 2012, DOI: 10.3390/s120100585 (TX)
- SANGIOVANNI-VICENTELLI, A., "Quo Vadis SLD: Reasoning about Trends and Challenges of System-Level Design". Proceedings of the IEEE (ISSN: 0018-9219), vol. 95, No. 3, pp. 467-506, March 2007.
- ASHENDEN, P.J., The designer's guide to VHDL, Morgan Kaufmann Publishers, c2008 (ISBN: 9780120887859)
- HAMBLEN, J.O., HALL T.S., FURMAN, M.D.: "Rapid Prototyping of Digital Systems : SOPC Edition", Springer 2008 (ISBN: 9780387726717)
- PARDO, F. Y BOLUDA, J.A., "VHDL: lenguaje para síntesis y modelado de circuitos", Ra-Ma, 2011 (ISBN: 9788499640402)
- PERRY, D.L. "VHDL: Programming by example", McGraw-Hill, 2002. (ISBN: 0071400702)
- RUSHTON, A., "VHDL for Logic Synthesis", John Wiley and Sons, 2011 (ISBN: 9780470688472)



- SCHAUMONT, P.R. ,”Hardware/Software Codesign: A Practical Introduction”, Springer 2010 (ISBN: 9781441960009)
- STAUNSTRUP, J.; WOLF, W.: “Hardware/Software Co-Design: Principles and Practice”, Springer, 1997. (ISBN:0792380134)
- TERÉS, LI. et al, “VHDL, Lenguaje estándar de diseño electrónico”, McGraw Hill, 1997. (ISBN: 8448111966)
- MAXFIELD, C., “FPGAs: Instant Access”, Newnes, 2008 (ISBN: 9780750689748)

ENLACES RECOMENDADOS

Herramientas de (co-)diseño:

<http://www.altera.com>

<http://www.xilinx.com>

<http://www.microsemi.com/products/fpga-soc/fpga-and-soc>

<http://www.mentor.com/>

<http://www.synopsys.com/>

<http://www.impulseaccelerated.com>

<http://www.mathworks.com/>

<http://www.ni.com/labview/esa/>

Lenguajes estándar de descripción hardware:

<http://www.vhdl.org>

<http://www.systemc.org/>

<http://ieeexplore.ieee.org/xpl/standards.jsp>

Documentos y enlaces adicionales en <http://swad.ugr.es>

METODOLOGÍA DOCENTE

- Lección magistral
Presentación en el aula de los conceptos propios de la materia haciendo uso de metodología expositiva con lecciones magistrales participativas y medios audiovisuales.
- Actividades prácticas
Actividades a través de las cuales se pretende mostrar al alumnado cómo debe actuar a partir de la aplicación de los conocimientos adquiridos
- Actividades no presenciales individuales
Actividades (guiadas y no guiadas) propuestas por el profesor a través de las cuales y de forma individual se profundiza en aspectos concretos de la materia posibilitando al estudiante avanzar en la adquisición de determinados conocimientos y procedimientos de la materia.
- Tutorías académicas
Interacción directa entre el estudiante y el profesor para la organización del proceso de enseñanza y aprendizaje.

EVALUACIÓN (INSTRUMENTOS DE EVALUACIÓN, CRITERIOS DE EVALUACIÓN Y PORCENTAJE SOBRE LA CALIFICACIÓN FINAL, ETC.)

La calificación final que aparecerá en el Acta será un número comprendido entre 0 y 10 con una precisión de un



dígito decimal. En función de la convocatoria (ordinaria o extraordinaria), y del tipo de evaluación, la calificación se obtendrá como se detalla a continuación:

Convocatoria ordinaria:

La metodología de evaluación por defecto según la normativa de la Universidad de Granada es la **evaluación continua**, que en el caso de esta asignatura se compone de las siguientes actividades:

- Asistencia y participación activa del estudiante en las actividades presenciales (20%).
- Aplicaciones prácticas realizadas por el estudiante (40%).
- Investigación, obtención de información y desarrollo de ideas partiendo de las fuentes documentales accesibles para el estudiante (40%).

Alternativamente a la evaluación continua, para la convocatoria ordinaria el estudiante puede optar por la evaluación única final. Para acogerse a la **evaluación única final**, el estudiante, en las dos primeras semanas de impartición de la asignatura, lo solicitará al Coordinador del Máster, quien dará traslado al profesorado correspondiente, alegando y acreditando las razones que le asisten para no poder seguir el sistema de evaluación continua. La evaluación única final consistirá en la evaluación de las siguientes actividades formativas:

- Aplicaciones prácticas realizadas por el estudiante (50%).
- Investigación, obtención de información y desarrollo de ideas partiendo de las fuentes documentales accesibles para el estudiante (50%).

Convocatoria extraordinaria:

En las convocatorias extraordinarias se utilizará el sistema de evaluación única final, tal y como se ha descrito más arriba.

Todo lo relativo a la evaluación se regirá por la normativa sobre evaluación y calificación de los estudiantes de la Universidad de Granada (Boletín Oficial de la Universidad de Granada nº 71. 27 de mayo de 2013). El sistema de calificaciones se expresará mediante calificación numérica de acuerdo con lo establecido en el art. 5 del R. D 1125/2003, de 5 de septiembre, por el que se establece el sistema europeo de créditos y el sistema de calificaciones en las titulaciones universitarias de carácter oficial y validez en el territorio nacional.

INFORMACIÓN ADICIONAL

Página web oficial del Máster: <http://masteres.ugr.es/master-icr/>

Página web de la asignatura: <https://swad.ugr.es/?CrsCod=1787>

Si bien el curso se ha elaborado de manera que tenga entidad propia, por sus contenidos es muy recomendable que los estudiantes sigan también el curso “Arquitecturas de procesadores y circuitos configurables”. Ambos cursos se coordinan de forma que el orden de impartición de sus contenidos sea coherente, y planteando actividades prácticas complementarias para los estudiantes matriculados en ambos.

